메모리 관리 기법 - 2

앞 포스팅 정리

프로그램을 실행시키면 가상 주소 공간을 할당 받으며 이 공간은 논리 주소로 구성 되어 있다. 이 프로세스를 CPU가 한줄 한줄 읽으면서 실행시키게 되는데 이때 CPU는 논리 주소를 사용하기 때문에 이것을 물리 주소로 변경 해야 제대로 된 메모리를 읽을 수 있다. 이때, 만약 메모리 관리 기법이 연속 할당 기법으로 되어 있는 경우엔 MMU 속의 base register와 limit register를 통해 간단하게 주소를 변환 할 수 있다. 하지만 페이징이나 세그멘테이션과 같은 불연속 메모리 할당 기법을 사용하면 페이징 테이블 또는 세그멘테이션 테이블이라는것이 필요하다. 이 테이블들은 메모리에 있기 때문에 cpu가 프로세스를 실행 시키기 위해서는 1. 페이지 테이블 엑세스를 위한 메모리 접근 2. 변환된 주소에 해당하는 메모리 접근의 두번의 메모리 접근이 필요하다. 그렇기 때문에 TLB라는 하드웨어를 통해서 빠르게 주소 변환 할 수 있도록 돕는다. 이 TLB에는 페이지 테이블의 자주 사용되는 일부 매핑 정보가 들어가 있으며 매우 빠르게 동작한다. 논리 주소를 물리 주소로 바꿀때 TLB HIT가 일어나면 매우 빠르게 동작하며 TLB MISS가 일어나게 되면 두번의 메모리 접근이 필요하게 된다.

----------------------------------------------------------------------------------